1、当您付费下载文档后，您只拥有了使用权限，并不意味着购买了版权，文档只能用于自身使用，不得用于其他商业用途（如 [转卖]进行直接盈利或[编辑后售卖]进行间接盈利）。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。
3、如文档内容存在违规，或者侵犯商业秘密、侵犯著作权等，请点击“违规举报”。
碎片内容
西北工业大学-数字电子技术基础-实验报告-实验.. 数字电子技术基础第三次实验报告一、描述 QuartusII 软件基本使用步骤① 编写 Verilog 代码，用文本编辑器正确编写源文件,并经modelsim 仿真确认该电路设计正确。② 打开 QuartusII 软件，新建工程 New project (注重工程名和设计文件的 module 名保持一致)，选择和开发板一致的 FPGA 器件型号。③ 添加文件，点击 file->open,之后选择要添加的文件，并勾选 Add file to currentproject... ④ 编译，Start Compilation ,编译源文件 (如有错误修改后,重新编译)。 ⑤ 查瞧电路结构，使用 Tool->RTL viewer 工具查瞧电路图结构,是否和预期设计一致。 二、 题目代码以及波形分析1. 设计一款时钟上升沿触发的 D 寄存器a) 编写模块源码module flipflop(D,Clock,Q); input D,Clock;output reg Q;..
以上为全文约 29% 的内容，完整文档共 1,597 字，需下载原文件查看：https://www.zhijidoc.com/p-287743.html
