1、当您付费下载文档后，您只拥有了使用权限，并不意味着购买了版权，文档只能用于自身使用，不得用于其他商业用途（如 [转卖]进行直接盈利或[编辑后售卖]进行间接盈利）。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。
3、如文档内容存在违规，或者侵犯商业秘密、侵犯著作权等，请点击“违规举报”。
碎片内容
(完整 word 版)Verilog 复习题Verilog 复习题一、填空题1. 用 EDA 技术进行电子系统设计的目标是最终完成2. 可编程器件分为 _CPLD_和__FPGA__。3. 随着 EDA 技术的不断完善与成熟，_自顶向下_的设计方法更多的被应用于 Verilog HDL 设计当中。4. 目前国际上较大的 PLD 器件制造公司有_ALtera_和_Xilinx_公司。5. 完整的条件语句将产生_组合_电路，不完整的条件语句将产生_时序_电路。6. 阻塞性赋值符号为___=____ ，非阻塞性赋值符号为____7．有限状态机分为__Moore__和_Mealy_两种类型。8、EDA 缩写的含义为_电子设计自动化(Electronic Design Automation)_9．状态机常用状态编码有_二进制_、_格雷码_和_独热码_。10．V erilog HDL 中任务可以调用_其他任务_和__函数__。
以上为全文约 33% 的内容，完整文档共 1,256 字，需下载原文件查看：https://www.zhijidoc.com/p-263215.html
